• 最小加工長：115 nm、110 nm Leff
• 最大20 Mのロジック・ゲートおよび20 MビットのRAM
• 優れた性能：
  • 450 MHzのゼロステージ18 x 18乗算器
  • 遅延が2.2 nsの512 x 36 DPRAM
  • 1.2Vコア動作
  • 1.2 V、1.5 V、1.8 V、2.5 V、3.3 V、5 VトレラントI/Oセル
  • 1.8 Vおよび2.5 V I/Oセルで3.3Vトレランス
  • 3.3V I/Oセルで5 Vトレランス
• 消費電力：9.0 nW/MHz/ゲート(FO=1; VDD=1.2 V)
• ジャンクション温度範囲：-40°C～125°C
• コスト重視のアーキテクチャ：
  • 最大9層のメタル（RDLを含む）により最小デバイス・コストを実現
  • 小～中規模I/O数のデバイス用ワイヤ・ボンド・パッケージング
  • より大規模なI/O数デバイスまたは高性能アプリケーション用フリップ・チップ・パッケージング
• 迅速なデザインを可能にする豊富なライブラリ：
  • 豊富なファンデーションIPデジタル・デザイン・キット(DDK)を提供
    • I/O、メモリ・コンパイラおよびタイミング・ジェネレータ
    • 高性能コア・ライブラリ
    • 高集積コア・ライブラリ
    • 低消費電力コア・ライブラリ
    • 低リーク電流コア・ライブラリ
  • システムIPブロックは、SerDes、マイクロプロセッサ、メモリ・インタフェース、USB 2.0を含む
• 多彩なI/Oセル・オプション：
  • LVTTL、LVCMOS、PCI、PCIX-66/100/133 (3.3 Vまたは5 Vトレラント)、SSTL Class I/II (1.5 V、1.8 V、2.5 V)、HSTL Class I/II (1.5 V)、LVPECL、LVDS、DCI、CML
  • シングルエンド：25 Ω～75 Ωの出力インピーダンス
  • シングルエンド：50 Ωまたは75 Ω、差動：100 Ωまたは150 Ω
  • 標準およびスルー・レート制限出力ドライバ
• 幅広いメモリ・サポート：
  • 最大16 K x 128の同期型シングル、2ポートおよびデュアル・ポート
  • 専用BISTポート
  • 速度と集積度を最適化するメモリ・コンパイラ
  • 2048 x 32構成に対し450 MHzのメモリ性能
  • プログラマブルROM使用可能
• FPGA変換固有のメモリ機能：
  • 出力レジスタ・モード、シフト・レジスタ・モード、FIFOモード
  • Xilinx前の書き込みを読む(Read before Write)
  • Xilinx無変換モード
  • アルテラMRAMサイズ
• 統合タイミング・ジェネレータおよび周波数合成：
  • 汎用PLLスイート
  • VCOレンジ： 50 MHz ～ 1 GHz
• 高速SerDes、最大4 Gbps/チャネル
  • 10Gイーサネット
    • 4チャネルXAUI PHY、各レーンは3.125 Gbpsで動作。総計データ・スループット10Gbps
    • PCSおよびMACレイヤ使用可能

• EPON
  • PHY使用可能、PMAレベル準拠
• ギガビット・イーサネット1.25 Gbps
  • PHY、PCSおよびMACレイヤ使用可能
• PCI-Express Gen 1、2.5 Gbps
  • 1x、4x、または8x レーン構成、PIPEインタフェース
  • リンクおよびトランザクション・レイヤ使用可能
• SATA2
  • 3 Gbps 1レーンPHYおよびコントローラ
• Serial Rapid I/O (SRIO)、2.5 Gbps
  • 1x、4xレーン構成
• 4 Gbpsの汎用アップ
• イーサネット機能、マイクロプロセッサおよびペリフェラル、インタフェース・コントローラ、その他の多彩なソフトIPライブラリをサポート
• 高速パラレル・インタフェース：
  • DDR2：667 Mbps
  • 高速LVDSインタフェース：最大1.0 Gbps
• USB 2.0
  • 高速/フル・スピード・マルチポイントOTGコントローラ
  • チャージ・ポンプ付き高速UTMI+トランシーバ
  • ソフトウェア・スタックのサポート
• 各種パッケージを用意：
  • 0. 65 mm～1.27 mmピッチのBGA
  • CSP、QFP、CQFP、TQFP、PLCC、LCC、JLCC
  • 差動ペア・マッチング
  • 制御インピーダンス・トレース
  • フラッシュ付きスタックド・パッケージ
  • 要求に応じてバーンインに対応
• 多彩なDFT手法：
  • スキャン・チェイン挿入および並べ替え
  • メモリ・ブロック用ビルトイン・セルフ・テスト（BIST）
  • 自動テスト・プログラム生成（ATPG）
  • JTAGバウンダリ・スキャン挿入
• ESD保護：2,000 V HBM、500 V CDM、200 V MM
• ラッチアップ >200 mA @ 125°C
• MLR (Multi Level Reticles)使用可能
  

フェーズ2

• 拡張軍事/航空宇宙アプリケーションのサポート
  • 拡張温度範囲対応
  • QML認可
• サブシステム付きハード化ARM926EJSコア
• 拡張パラレル・インタフェース
  • DDR2 800 MHz
• 不揮発性メモリ
  • ワンタイム・プログラマブル（OTP）ビット・アレイ
• 高性能クロック回路
  • 超低ジッタPLL
  • 高性能デジタル・ロックド・ループ(DLL)
• ADCおよびDACを含むアナログ機能

SP110は、軍事および航空宇宙、工業、通信、ネットワーキング、コンピューティングおよびコンシューマ市場で、少量から大量生産のデジタルASIC製品をターゲットにしています。高性能プロセスにより、SP110は外部高性能メモリ・インタフェース、PCI-Express、10ギガビット・イーサネット、およびギガビット・イーサネットSerDesを必要とするものなど、高速アプリケーションにとって最適です。多彩なI/O規格ファミリのサポートと併せて、SP110は軍需品、レーダ－・システム、航空電子機器、セキュア通信、ワイヤレス基盤、工業用制御機器、プリンタ、インフォテイメントにおけるアプリケーションをサポートします。オン・セミコンダクターのRTLサインオフおよびネットリスト・ハンドオフ・フローは、SP110デザインのための迅速でシームレスなアクセスを提供します。

独自の110 nmプロセス・アーキテクチャ
オン・セミコンダクターのSP110スタンダード・セル・プラットフォームは、より高性能のテクノロジに付随する高い開発コストと潜在的なプロセス「過剰技術」を回避しながら、多くのアプリケーションの性能およびコスト目標を満足します。SP110プロセスは、110 nm Leffのゲート長で設計されており、低消費電力を維持しながら、TSMCの130 nm（Gプロセス）を上回る性能を実現しています。高密度スタンダード・セル・アーキテクチャにより、TSMCの130nmよりさらに低く、90 nmテクノロジよりも大幅に低い設備コストで、競争力のあるピース・パーツ価格体系を設定できます。

SP110ウェハはオン・セミコンダクターの米国内のウェハ工場、またはTSMCで製造できます。このデュアル・ソース能力は、お客様のニーズに応じて、軍事市場にとって重要である柔軟な米国内製造パスと、アジア地域内のテスト・ハウスやパッケージング・ハウスに対するローカル・サポートの両方を提供します。

SP110プラットフォームには、さまざまなアプリケーション向けの高水準システム統合を可能にする、110 nm製造プロセス用に最適化された多彩なシステムIPスイートが含まれています。

SP110は、ゲート数が最大2000万、メモリが最大2000万ビットのアプリケーションに対して、コスト効果の高いソリューションを提供します。

目標とする品質基準
SP110はITAR、QML、およびDO-254サポートを含む国内製造により、軍事および航空宇宙アプリケーションをサポートするのに必要な特定の品質規格に適合しています。

既存製品のセカンド・ソース
オン・セミコンダクターのASIC-to-ASIC変換能力によって、SP110は既存の量産製品に対するコスト効果の高い代替ソースになることが可能です。

FPGAプロトタイプ・デザイン
FPGA変換におけるオン・セミコンダクタの豊富な経験に基づいて、FPGAでプロトタイプが作成されるASICデザイン、あるいはFPGAとDDR2/3/QDRやSerDesインタフェースなどの他のデバイス間で部分的にプロトタイプ作成または分割されたASICデザインを、1個のSP110デバイスに搭載することができます。

オン・セミコンダクターは、お客様にFPGAでプロトタイプを作成できるソフトIPの包括的なライブラリを提供することもできるため、量産用の価格競争力に優れた低消費電力ASICをさらに容易に取得できます。

FPGA変換
SP110製品のロードマップは、1.2V FPGAデバイスに対して、以下の機能をサポートするように拡張されます。

• 完全なI/O
• メモリ機能の互換性
• DLL/PLL等価性

オン・セミコンダクターのASICは、以下の主要なサードパーティ製ソフトウェア・プラットフォームでサポートされています。

• Cadence®
• Synopsys®
• Mentor Graphics™

オン・セミコンダクターのデザイン・フローは、主要なサードパーティ製デザイン・ツールをオン・セミコンダクター独自のツールと統合して、RTLサインオフでのミッドレンジASICデザイン、ASIC-to-ASIC変換用ASICネットリスト、およびFPGA-to-ASIC変換用FPGAデザインのための柔軟なデザイン・インタフェースを提供します。オン・セミコンダクターの手法により、デザインから製造まで綿密で連携のとれたフローを実現します。オン・セミコンダクターの経験豊富な専門技術スタッフが、デザイン・プロセスのどの段階でもお客様を支援できます。